一种解耦合SRAM存内计算装置
公开
摘要
本发明涉及一种解耦合SRAM存内计算装置。该装置包括中列选及位线驱动模块通过位线BL和BLB与所述SRAM计算单元阵列连接；所述输入驱动及脉冲产生模块通过乘累加字线MWL与所述SRAM计算单元阵列连接；所述字线驱动及译码模块通过字线WL与所述SRAM计算单元阵列连接；所述模数转换器阵列通过乘累加位线MBL和MBLB与所述SRAM计算单元阵列连接。本发明能够消除读写干扰，并能够扩大量化ADC范围，减轻了ADC量化精度的压力。
基本信息
专利标题 ：
一种解耦合SRAM存内计算装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114300012A
申请号 ：
CN202210227705.1
公开（公告）日 ：
2022-04-08
申请日 ：
2022-03-10
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
乔树山史万武尚德龙周玉梅
申请人 ：
中科南京智能技术研究院
申请人地址 ：
江苏省南京市江宁区创研路266号麒麟人工智能产业园1号楼5层
代理机构 ：
北京高沃律师事务所
代理人 ：
杜阳阳
优先权 ：
CN202210227705.1
主分类号 ：
G11C11/416
IPC分类号 ：
G11C11/416 G06F7/523
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/41
用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器
G11C11/413
辅助电路，例如，用于寻址的、译码的、驱动的、写入的、读出的、定时的或省电的
G11C11/414
用于双极型存储单元的
G11C11/416
读写电路
法律状态
2022-04-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
