基于单片机总线复用的多路并行DAC配置电路结构
公开
摘要
本公开提供一种基于单片机总线复用的多路并行DAC配置电路结构，包括：单片机模块，包括一单片机芯片；外部只读存储器；锁存器模块，其输入连接至单片机芯片的一I/O口；逻辑门模块，其一输入端连接至单片机芯片的另一I/O口，另一输入端连接至单片机芯片的写入端管脚；以及DAC模块，包括并行的两个DAC芯片，所述两个DAC芯片的时钟管脚分别连接至所述逻辑门模块的输出端，从而通过单片机芯片的WR管脚来配置并行DAC芯片的时钟管脚，实现基于单片机总线复用的多路并行DAC配置。
基本信息
专利标题 ：
基于单片机总线复用的多路并行DAC配置电路结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114614827A
申请号 ：
CN202210234749.7
公开（公告）日 ：
2022-06-10
申请日 ：
2022-03-10
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
彭寄望刘建国宝浩天高越于海洋
申请人 ：
中国科学院半导体研究所
申请人地址 ：
北京市海淀区清华东路甲35号
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
吴梦圆
优先权 ：
CN202210234749.7
主分类号 ：
H03M1/66
IPC分类号 ：
H03M1/66
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
