具有二阶并行性的总线结构
专利申请的视为撤回
摘要
一种具有同时可最佳化(Optimize)处理器及输入/输出(I/O)性能又可支持工业标准扩充的汇流排结构。四个子系统，分别是一个处理器子系统，一个主存储器子系统，一个视频子系统和一个I/O子系统透过一个系统总线互相沟通。此系统总线也经常被称为存储器/视频总线(Memory/Video Bus)。另有一对，即处理器本地部线和外围I/O总线可提供二阶并行性。
基本信息
专利标题 ：
具有二阶并行性的总线结构
专利标题（英）：
暂无
公开（公告）号 ：
CN1097073A
申请号 ：
CN94101671.4
公开（公告）日 ：
1995-01-04
申请日 ：
1994-02-05
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李晓均陈维纶江胜昌
申请人 ：
宏碁电脑股份有限公司
申请人地址 ：
中国台湾
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
马铁良
优先权 ：
CN94101671.4
主分类号 ：
G06F13/40
IPC分类号 ：
G06F13/40
相关图片
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F13/00
信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送
G06F13/38
信息传送，例如，在总线上进行的
G06F13/40
总线结构
法律状态
2000-05-31 ：
专利申请的视为撤回
1995-01-04 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1097073A.PDF
PDF下载
