具有总线结构的半导体存储模块
发明专利申请公布后的视为撤回
摘要
一种例如被实施为FBDIMM存储模块的半导体存储模块，其具有平面的设计。在2Rx4的结构中，在模块电路板(MP)上侧(O1)按两列(R11，R12)布置半导体组件(B)，同样在该模块电路板下侧(O2)分别按两列(R21，R22)布置半导体组件(B)。与“堆叠式DRAM”设计相反，平面设计的半导体组件仅包含一个存储芯片(U)。通过为指令地址总线(CA)和片内端接总线(ODTLB)采用平行的路由，地址总线、时钟总线和控制总线可以进行负载合理的匹配，使得不同总线上的不同信号传播时间被最大程度地避免。
基本信息
专利标题 ：
具有总线结构的半导体存储模块
专利标题（英）：
暂无
公开（公告）号 ：
CN1815622A
申请号 ：
CN200610006845.7
公开（公告）日 ：
2006-08-09
申请日 ：
2006-02-05
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
W·霍珀S·迪奥尔耶维克
申请人 ：
因芬尼昂技术股份公司
申请人地址 ：
德国慕尼黑
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
程天正
优先权 ：
CN200610006845.7
主分类号 ：
G11C8/12
IPC分类号 ：
G11C8/12 G11C8/18
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C8/06
地址接口装置，例如：地址缓冲器
G11C8/12
组选择电路，例如，用于存储器块选择、芯片选择、阵列选择
法律状态
2009-08-12 ：
发明专利申请公布后的视为撤回
2006-10-04 ：
实质审查的生效
2006-08-09 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1815622A.PDF
PDF下载
