一种数据流架构芯片中的数据流控装置
公开
摘要
本发明实施例公开了一种数据流架构芯片中的数据流控装置。该装置包括：至少一个第一数据缓存模块、至少一个运算模块和至少一个第二数据缓存模块；其中，第二数据缓存模块用于向第一数据缓存模块发送流控计数信号，流控计数信号用于将第二数据缓存模块的可接收数据量告知第一数据缓存模块；第一数据缓存模块用于根据流控计数信号经由各个运算模块向第二数据缓存模块发送数据信号和生效信号，生效信号用于指示对应的数据信号的状态为有效。通过使用流控计数信号实现数据流控，在保证数据高效流动的同时，避免了原有信号散出太大，时序收敛困难的问题，使芯片电路布局布线、时序收敛等物理实现更容易，减少了芯片物理实现过程的优化迭代次数。
基本信息
专利标题 ：
一种数据流架构芯片中的数据流控装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114610675A
申请号 ：
CN202210235740.8
公开（公告）日 ：
2022-06-10
申请日 ：
2022-03-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
卢臣臣蔡权雄牛昕宇
申请人 ：
深圳鲲云信息科技有限公司
申请人地址 ：
广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
代理机构 ：
北京品源专利代理有限公司
代理人 ：
潘登
优先权 ：
CN202210235740.8
主分类号 ：
G06F15/78
IPC分类号 ：
G06F15/78 G06F12/0877
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F15/00
通用数字计算机；通用数据处理设备
G06F15/76
计算机程序存储的通用架构
G06F15/78
包括单个中央处理单元的
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
