并联同步运行
被视为撤回的申请
摘要
为了达到在两个微处理器(1、2)之间的并联同步运行，安排一个开关(4)通过逻辑电路(3)控制，判断微处理机的时钟输出。如果偏离同步，逻辑电路(3)送一个信号到开关(4)，切断进入一个微处理器(2)的时钟输入端的时钟信号，这样，被逐步达到并联同步。
基本信息
专利标题 ：
并联同步运行
专利标题（英）：
暂无
公开（公告）号 ：
CN85101629A
申请号 ：
CN85101629
公开（公告）日 ：
1987-01-24
申请日 ：
1985-04-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
森德尔
申请人 ：
艾利森电话股份有限公司
申请人地址 ：
瑞典斯德哥尔摩
代理机构 ：
中国专利代理有限公司
代理人 ：
李先春
优先权 ：
CN85101629
主分类号 ：
G06F13/14
IPC分类号 ：
G06F13/14
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F13/00
信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送
G06F13/14
对互连或传送请求的处理
法律状态
1988-10-12 ：
被视为撤回的申请
1987-08-19 ：
实质审查请求
1987-01-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN85101629A.PDF
PDF下载
