固定系数串行乘法及其数字电路
被视为撤回的申请
摘要
数字电路包括具有进位位锁存器的全加器，并且有至少包括一延时单元和一倒相器的延时-减法反馈网络。锁存器和延时单元的状态可以预置以提供被乘数的校正和乘积的舍位，从加法器的输出端输出乘积。电路还包括控制逻辑单元用来控制系统的串行操作。在被乘数输入通路中，使用移位寄存器和异或门。由于使用上述这些部件，根据被乘数通过加法器和网络的预运算，可预置锁存器和延时单元的状态。还有包括串联的一对除三系数乘法器电路的二进制到三进制变换器。
基本信息
专利标题 ：
固定系数串行乘法及其数字电路
专利标题（英）：
暂无
公开（公告）号 ：
CN86105497A
申请号 ：
CN86105497
公开（公告）日 ：
1987-06-03
申请日 ：
1986-08-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
奈杰尔·保罗·戴尔
申请人 ：
普列斯海外有限公司
申请人地址 ：
英国英格兰
代理机构 ：
中国专利代理有限公司
代理人 ：
匡少波
优先权 ：
CN86105497
主分类号 ：
G06F7/52
IPC分类号 ：
G06F7/52
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F7/00
通过待处理的数据的指令或内容进行运算的数据处理的方法或装置
G06F7/38
只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置
G06F7/48
应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的
G06F7/52
进行乘法的；进行除法的
法律状态
1990-01-31 ：
被视为撤回的申请
1988-08-24 ：
实质审查请求
1987-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN86105497A.PDF
PDF下载
