快速位同步环电路
被视为撤回的申请
摘要
本发明公开了一种快速位同步环电路，用于数字通信系统中提取比特判决时钟。其捕捉时间远小于码元周期，并且不需传输位同步位、环路中设置阈上/阈下积分序列滤波器检测输出动态质量，其状态码转移概率阵由门限和基带相位噪声的分布律决定，状态码高两位控制环路处于立即清零捕捉、立即移位捕捉、粗跟踪和细跟踪四种工作方式之一。环路可变分频由累加器实现。可变分频器兼行分频、鉴相及四种工作方式的相位调整诸操作。分频比由可调参数α预置。
基本信息
专利标题 ：
快速位同步环电路
专利标题（英）：
暂无
公开（公告）号 ：
CN86106087A
申请号 ：
CN86106087
公开（公告）日 ：
1988-03-23
申请日 ：
1986-09-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
蒋子刚鄢茂林
申请人 ：
中国人民解放军总参谋部第六十三研究所
申请人地址 ：
江苏省南京市御道街标营三号
代理机构 ：
中国人民解放军总参谋部通信部专利事务所
代理人 ：
于国荣
优先权 ：
CN86106087
主分类号 ：
H04L7/00
IPC分类号 ：
H04L7/00
法律状态
1990-05-23 ：
被视为撤回的申请
1988-03-23 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
