大存储器有效地址测试法
专利权的终止未缴年费专利权终止
摘要
为了允许更换预先确定的一定量的有缺陷的存储矩阵模块，在存储器设计时，每个插卡上有一些备份。由于错误校正码逻辑提供了双倍的位校正，在一个插卡上可以校正一些位错误，在双卡上可以校正大量的位错误，而双卡所校正的位错小于单卡上校正的位错的两倍。因此，地址测试图形产生的差别将大于存储在被测地址的数据与存储在地址线发生故障时可能存储地址的数据之间位的差别的个数。
基本信息
专利标题 ：
大存储器有效地址测试法
专利标题（英）：
暂无
公开（公告）号 ：
CN88100490A
申请号 ：
CN88100490.1
公开（公告）日 ：
1988-08-24
申请日 ：
1988-02-01
授权号 ：
CN1008848B
授权日 ：
1990-07-18
发明人 ：
凯文·约翰·阿什杰克·哈维·德伦博格雷蒙德·朗尼·帕森斯
申请人 ：
国际商用机器公司
申请人地址 ：
美国纽约
代理机构 ：
中国国际贸易促进委员会专利代理部
代理人 ：
陈景峻
优先权 ：
CN88100490.1
主分类号 ：
G11C29/00
IPC分类号 ：
G11C29/00 G06F11/22
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
法律状态
1999-03-31 ：
专利权的终止未缴年费专利权终止
1991-03-20 ：
授权
1990-07-18 ：
审定
1988-08-24 ：
公开
1988-08-17 ：
实质审查请求
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN88100490A.PDF
PDF下载
2、
CN1008848B.PDF
PDF下载
