一种用于可编程逻辑控制器的高速指令处理系统，包括通过两个总线系统相互连接的程序计数器、第一多路转换器、用户存贮器、执行指令存贮器、第二多路转换器、数据存贮器、特征位寄存器、缓冲器、操作状态控制器、以及逻辑／译码器单元。其中，对在所述数据存贮器中存贮的相应于第一处理周期的一个所述用户数据的访问，与对在所述用户存贮器存贮的相应于不同于所述第一处理周期的第二处理周期的一个所述执行指令的处理同时进行。