信号处理电路和延时二进制周期输入信号的方法
专利申请的视为撤回
摘要
本发明涉及用于延时二进制周期输入信号(S0)的信号处理电路。三个串联的延时器件(D1-D3)产生相对于输入信号(S0)被延时的输出信号(S1-S3)。可以对延时器件(D1-D3)的延时进行非常高精度的控制，延时器件(D1-D3)包括多个相互同样的串联延时单元(20A-24A)，利用在同一半导体处理中的公共处理步骤在同一时刻制造这些延时单元(20A-24A)。控制装置(1)在鉴相器(2)中将输入信号(S0)的相位与从最末的延时器件(D3)的输出信号(S3)的相位进行比较，并在相位比较的基础上，输出控制信号(V0-V4)给延时器件。这些控制信号以这样的方式控制延时器件(D1-D3)，使在各个延时器件(D1-D3)启动数目的延时单元(20A-24A)、延时器件相互具有相同的延时。输入信号(S0)和最后输出信号(S3)之间的总延时在第一调整序列中大于输入信号(S0)的半个周期但小于一个半周期，该总延时在第二调整序列中达到输入信号(S0)
基本信息
专利标题 ：
信号处理电路和延时二进制周期输入信号的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1118205A
申请号 ：
CN94191276.0
公开（公告）日 ：
1996-03-06
申请日 ：
1994-02-04
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
N·P·A·里德堡
申请人 ：
艾利森电话股份有限公司
申请人地址 ：
瑞典斯德哥尔摩
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
董魏
优先权 ：
CN94191276.0
主分类号 ：
H03K5/15
IPC分类号 ：
H03K5/15 H03K5/159 H03K5/14 H03K7/06
法律状态
1999-04-07 ：
专利申请的视为撤回
1996-05-01 ：
实质审查请求的生效
1996-03-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
