容错计算机和控制数据传输的方法
发明专利申请公布后的视为撤回
摘要
容错计算机能够在短时间内执行数据流量控制处理。容错计算机包括每一个都具有CPU子系统和IO子系统的一对双重系统。双重系统的IO子系统通过交叉链路相互连接。CPU系统具有入站接收缓冲器，其接收从IO子系统发送的数据，并且当接收的数据量达到第一阈值时，将第一信号发送到IO子系统，并且当接收的数据量达到大于第一阈值的第二阈值时，将第二信号发送到IO子系统。IO子系统具有：IOI/F控制器，用于当IO I/F控制器接收到第一信号和第二信号时停止向CPU子系统发送数据；以及流量控制器，用于在流量控制器接收到第二信号之后将第二信号通过交叉链路发送到成对的IO子系统的IO I/F控制器。
基本信息
专利标题 ：
容错计算机和控制数据传输的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1794195A
申请号 ：
CN200510022911.5
公开（公告）日 ：
2006-06-28
申请日 ：
2005-12-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
水谷文俊
申请人 ：
日本电气株式会社
申请人地址 ：
日本东京
代理机构 ：
中原信达知识产权代理有限责任公司
代理人 ：
穆德骏
优先权 ：
CN200510022911.5
主分类号 ：
G06F11/16
IPC分类号 ：
G06F11/16 G06F13/38
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/07
响应错误的产生，例如，容错
G06F11/16
用硬件中的冗余作数据的错误检测或校正
法律状态
2008-09-17 ：
发明专利申请公布后的视为撤回
2006-08-23 ：
实质审查的生效
2006-06-28 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
