测试内嵌多块非易失存储器的系统整合芯片的方法
发明专利申请公布后的驳回
摘要
本发明公开了一种测试内嵌多块非易失存储器的系统整合芯片的方法，使用一套测试接口，在系统整合芯片中内置多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式，通过模式选择，同时进行对多块非易失存储器的擦/写操作，分时进行对多块非易失存储器的读操作。本发明提供的方法可大大节省内嵌多块非易失存储器的系统整合芯片的测试时间和测试成本。
基本信息
专利标题 ：
测试内嵌多块非易失存储器的系统整合芯片的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1979685A
申请号 ：
CN200510111174.6
公开（公告）日 ：
2007-06-13
申请日 ：
2005-12-06
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
曾志敏桑浚之
申请人 ：
上海华虹NEC电子有限公司
申请人地址 ：
201206上海市浦东新区川桥路1188号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
丁纪铁
优先权 ：
CN200510111174.6
主分类号 ：
G11C29/00
IPC分类号 ：
G11C29/00 G11C29/56
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
法律状态
2009-07-29 ：
发明专利申请公布后的驳回
2007-08-08 ：
实质审查的生效
2007-06-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
