本发明公开了一种用于将全局时钟选通电路转换成局部时钟选通电路的方法。初始地对集成电路(IC)设计执行定时分析以便为所述IC设计内的所有全局时钟选通电路生成松弛时间报告。根据在所述松弛时间报告中指示的它们各自的松弛时间，所有应被连接到局部地生成的时钟的全局时钟选通电路都被标识。在从全局时钟树断开连接之后，每个所述标识的全局时钟选通电路都被随后连接到局部地生成的时钟，所述局部地生成的时钟具有可与在所述松弛时间报告中指出的其松弛时间相比的时钟延迟。