本发明公开了一种实现数据排序的硬件电路及方法，所述电路主要用于从m个数据中找出n个最大(或最小)的数据，m≥n，并且同时实现对这n个最大(或最小)的值进行大小排序。具体包括：一组寄存器，一组比较器，一组n+1选1的多路选择器，两组2选1的多路选择器，一组极值指针寄存器，一个2选1的多路选择器，一个当前采样(新采样)写指针寄存器，一个地址译码器。所述的方法和装置，采用硬件电路来实现数据的排序，此电路每个时钟可以处理一个数据，如果使用多套排序电路并行工作，排序时间还可以成倍减少，所以本电路的实时处理性强，可以满足对处理时间要求比较高的场合。