近板排序逻辑电路
专利权的终止
摘要
本发明提供了支持在外部数据板和存储器阵列之间数据交换所需的转换操作的技术和电路。在写通路中，该转换操作可以包括锁闭和汇编从单个数据板上所顺序接收到的多个位的数据，基于访问模式的类型(例如，交错或顺序)将这些数据重新排序，以及基于正被访问的存储体位置的芯片组织状态(例如，x4、x8、或x16)来执行扰乱操作。在读通路中，可以执行类似的操作(以倒转的顺序)，以汇编将从设备中被读出的数据。
基本信息
专利标题 ：
近板排序逻辑电路
专利标题（英）：
暂无
公开（公告）号 ：
CN101124637A
申请号 ：
CN200680002620.2
公开（公告）日 ：
2008-02-13
申请日 ：
2006-01-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
哈立德·法基－鲁姆赞斯盖普·施振·刘
申请人 ：
奇梦达股份公司;南亚科技股份有限公司
申请人地址 ：
德国慕尼黑
代理机构 ：
北京康信知识产权代理有限责任公司
代理人 ：
余刚
优先权 ：
CN200680002620.2
主分类号 ：
G11C7/10
IPC分类号 ：
G11C7/10
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C7/10
输入/输出数据接口装置，例如：I/O数据控制电路、I/O数据缓冲器
法律状态
2018-03-06 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : G11C 7/10
申请日 : 20060112
授权公告日 : 20100526
终止日期 : 20170112
申请日 : 20060112
授权公告日 : 20100526
终止日期 : 20170112
2010-05-26 ：
授权
2008-04-09 ：
实质审查的生效
2008-02-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN101124637A.PDF
PDF下载
