高速和低功率SRAM宏架构和方法
发明专利申请公布后的视为撤回
摘要
描述了用于降低集成电路器件中的泄漏功率的电路和方法,其中所述集成电路器件的逻辑晶体管(例如逻辑电路、锁存器和/或输出级)通过一个或多个可控制的源晶体管来供电。例如,该电路具有用于向集成电路器件内的一级选择性地供电的至少一个源晶体管(例如电源、地或者电源和地两者)。用于调制所述源晶体管的状态的装置响应于所述集成电路的工作模式的改变而工作,以在接通所述逻辑晶体管之前接通所述源晶体管,并且/或者在关断所述逻辑晶体管之后关断所述源晶体管。在一个方面中,在关断所述逻辑晶体管之前的延迟可以被足够地延长,以降低由将所述源晶体管不必要地接通和关断短时段引起的功率消耗。
基本信息
专利标题 :
高速和低功率SRAM宏架构和方法
专利标题(英):
暂无
公开(公告)号 :
CN101305517A
申请号 :
CN200580043086.5
公开(公告)日 :
2008-11-12
申请日 :
2005-11-07
授权号 :
暂无
授权日 :
暂无
发明人 :
松炯都克金永泰
申请人 :
兹莫斯技术有限公司
申请人地址 :
美国加利福尼亚
代理机构 :
北京集佳知识产权代理有限公司
代理人 :
杨生平
优先权 :
CN200580043086.5
主分类号 :
H03K19/094
IPC分类号 :
H03K19/094 H03K19/0175 H03K19/096 H03K19/20 G01R19/00 G11C7/00
法律状态
2011-03-23 :
发明专利申请公布后的视为撤回
号牌文件类型代码 : 1603
号牌文件序号 : 101076732384
IPC(主分类) : H03K 19/094
专利申请号 : 2005800430865
公开日 : 20081112
号牌文件序号 : 101076732384
IPC(主分类) : H03K 19/094
专利申请号 : 2005800430865
公开日 : 20081112
2009-01-07 :
实质审查的生效
2008-11-12 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载