本发明公开了一种时隙同步实现装置，包括：计数器、存储模块、一个加法模块、一个乘法模块、一个减法模块、两个寄存器和一个比较模块，进一步地，存储模块可包括：周期计数模块和数据存储模块，或者包括：基地址选择模块、相对地址输出模块、加法器、周期计数模块和RAM模块；本发明同时公开了一种时隙同步实现方法，该方法在每个chip时钟实现一级运算，并将运算结果缓存在两个寄存器中，以便下一级运算使用，每个时分复用周期输出一个PSC相关结果。本发明公开的装置和方法大大减少了硬件资源，并减少了硬件资源占用的面积，同时大大提高了硬件资源的利用率。