错误位置识别方法以及结合纯逻辑与物理布局信息的系统
授权
摘要
一种错误位置识别方法以及结合纯逻辑与物理布局信息的系统，适用于集成电路制造公司不需通过布局对线路图验证工具就可识别位于集成电路中的物理错误位置。该方法包括以下步骤：通过至少一个测试向量测试集成电路以识别集成电路中的错误部分；通过测试向量产生错误部分的分级信息；通过分级信息与平面布置图报告之间的关系来识别集成电路的布局中的错误部分的物理位置；从布局数据库中取得关于错误部分的物理位置的布线路径的布局信息。本发明提供一种不需要通过任何验证信息就可识别并指出IC错误位置的方法以缩短IC制造的回复时间。
基本信息
专利标题 ：
错误位置识别方法以及结合纯逻辑与物理布局信息的系统
专利标题（英）：
暂无
公开（公告）号 ：
CN1897002A
申请号 ：
CN200610067651.8
公开（公告）日 ：
2007-01-17
申请日 ：
2006-03-22
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
郭峰铭
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹市
代理机构 ：
隆天国际知识产权代理有限公司
代理人 ：
王玉双
优先权 ：
CN200610067651.8
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50 G01R31/3177
法律状态
2008-08-13 ：
授权
2007-03-14 ：
实质审查的生效
2007-01-17 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
