提供一种半导体存储器，其至少可以以测试模式运行。这种半导体存储器包括存储器阵列，该存储器阵列包括可以通过多个各自的字线和多个各自的位线访问的多个存储单元。行解码驱动器可用来在根据第一信号确定的第一时间点激活多个字线中的一个字线并在根据第二信号确定的第二时间点对该字线去激活。该半导体存储器还包括预充电电路，其可用来在第三时间点对位线预充电，一发生该第二时间点就发生该第三时间点。可变长度延迟电路可在延迟定时输出根据第一信号延迟的且在第一信号后发生的第二信号，该延迟定时具有可控的可变长度。