插补处理电路
发明专利申请公布后的视为撤回
摘要
本发明公开一种插补处理电路，其具备有：以利用由″－1，m，－1″这样比率的数值列所组成的滤波系数，将从附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍的方式而构成的3分接头FIR运算部(2)；以及以利用特定的数值列所组成之滤波器系数，将从附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍的方式而构成的n分接头FIR运算部。藉由更改m和n的值，可以通过应用种种的系数列之积和运算来求出插补值，并且3分接头FIR运算部(2)，可以恒常地通过只应用3个值之积和运算来求出插补值，而缩小电路规模，且能够将运算处理简单化，实现高速的插补处理。
基本信息
专利标题 ：
插补处理电路
专利标题（英）：
暂无
公开（公告）号 ：
CN101180796A
申请号 ：
CN200680017632.2
公开（公告）日 ：
2008-05-14
申请日 ：
2006-02-08
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
小柳裕喜生
申请人 ：
神经网路处理有限公司
申请人地址 ：
日本国东京都
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
汪惠民
优先权 ：
CN200680017632.2
主分类号 ：
H03H17/06
IPC分类号 ：
H03H17/06 H03H17/02 H04N7/01
法律状态
2009-03-04 ：
发明专利申请公布后的视为撤回
2008-05-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
