本实用新型提供了一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个等于设计值时将两者均调整至设计值。现有技术中预设计的MOS电流模式逻辑电路的上升和下降时间中有一个不满足设计要求且小于设计值，会严重影响电路的抗噪测试。本实用新型的电路包括具有一输入差分对的预设计的MOS电流模式逻辑电路和串联连接在该输入差分对两源极的源极电阻对。本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路可将预设计的MOS电流模式逻辑电路的上升和下降时间均调整为设计值。