突发模式读可控SRAM

授权

摘要

本申请公开了突发模式读可控SRAM。静态随机存取存储器(SRAM)104包含布置为行和列的存储单元的阵列202，以及用于管理所述存储单元的读取的读控制器204。所述存储单元的阵列202包含对应于所述行的字线和对应于所述列的位线。所述读控制器204经配置以接收预充电信号222和字线信号224，且识别经由所述字线中的同一字线存取的存储单元的连续读取。所述读控制器204进一步经配置以基于指示所述SRAM 104将在部分突发模式下操作的所述预充电信号222和所述字线脉冲信号224，在所述连续读取期间对所述位线预充电不超过一次，且在所述连续读取中的每一读取之后，对所述字线中的同一字线充电。

基本信息

专利标题：

突发模式读可控SRAM

专利标题（英）：

暂无

公开（公告）号：

CN106710625A

申请号：

CN201611002876.5

公开（公告）日：

2017-05-24

申请日：

2016-11-11

授权号：

CN106710625B

授权日：

2022-04-08

发明人：

P·希萨拉曼V·梅内塞斯

申请人：

德克萨斯仪器股份有限公司

申请人地址：

美国德克萨斯州

代理机构：

北京纪凯知识产权代理有限公司

代理人：

赵志刚

优先权：

CN201611002876.5

主分类号：

G11C11/413

IPC分类号：

G11C11/413 G11C7/12 G11C8/08

IPC结构图谱

G部——物理

G11

信息存储

G11C

静态存储器

G11C11/08

应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板

G11C11/21

应用电元件的

G11C11/34

应用半导体器件的

G11C11/40

应用晶体管的

G11C11/41

用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器

G11C11/413

辅助电路，例如，用于寻址的、译码的、驱动的、写入的、读出的、定时的或省电的

法律状态

2022-04-08 ：

授权

2018-10-26 ：

实质审查的生效

IPC(主分类) : G11C 11/413
申请日 : 20161111

2017-05-24 ：

公开

注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。

文件下载

暂无PDF文件可下载