低密度奇偶校验解码器、包括其的存储设备和方法
授权
摘要
低密度奇偶校验(LDPC)解码器可以包括可变节点处理单元和校验节点处理单元。校验节点处理单元包括存储校验节点值的存储器元件。存储器元件通过两个或更多个路径互连，并且每个路径可以包括存储器元件的全部或部分循环排列以发送校验节点值。
基本信息
专利标题 ：
低密度奇偶校验解码器、包括其的存储设备和方法
专利标题（英）：
暂无
公开（公告）号 ：
CN107632903A
申请号 ：
CN201710462821.0
公开（公告）日 ：
2018-01-26
申请日 ：
2017-06-19
授权号 ：
CN107632903B
授权日 ：
2022-05-10
发明人 ：
金志烨申东旻慎钒揆孔骏镇孙弘乐
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京市柳沈律师事务所
代理人 ：
邵亚丽
优先权 ：
CN201710462821.0
主分类号 ：
G06F11/10
IPC分类号 ：
G06F11/10 G11C29/42
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/07
响应错误的产生，例如，容错
G06F11/08
用数据表示中的冗余码作错误检测或校正，例如，应用校验码
G06F11/10
对编码信息添加特定的码或符号，例如，奇偶校验、除9或除11校验
法律状态
2022-05-10 ：
授权
2019-04-30 ：
实质审查的生效
IPC(主分类) : G06F 11/10
申请日 : 20170619
申请日 : 20170619
2018-01-26 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
