通常用一组反向时钟在数字集成电路设计领域中具体应用时，可能会设置一个固定的复位端，也就是说要么时钟信号高电平时复位端释放，要么时钟信号低电平时复位端释放，如果一组反向时钟一定频率就会出现同时高电平，并且一定频率就会出现低电平，这样对电路的正常运行是极为不利的，因为复位端可能会被错误触发，增加系统的不稳定性，甚至导致整个电路瘫痪。为了解决以上问题，本实用新型提出一种不存在低电平交集的反向时钟发生电路，其通过复位端Reset、两个与非门以及延时器的组合，使得时钟发生电路的两个时钟信号产生延时和反向，保证了反向时钟在低电平时不会发生交集，从而使得数字集成电路设计多了一些选择性。