本申请提供了一种通道校准装置及方法、计算机装置及可读存储介质，所述装置包括：FPGA器件和与FPGA器件连接的DSP器件，FPGA器件包括采数模块和校准滤波器，采数模块采集并发送待校准通道的校准序列，以及参考通道的校准序列；DSP器件用于接收采数模块发送的待校准通道的校准序列，以及参考通道的校准序列；利用待校准通道的校准序列与参考通道的校准序列间的频域响应，计算待校准通道的校准滤波器系数；利用待校准通道的校准序列的自相关性，获得待校准通道的第一时延值，利用参考通道的校准序列的自相关性，获得参考通道的第二时延值；获得待校准通道与参考通道间的时延差；将时延差与校准滤波器系数发送至校准滤波器。