一种可降低过孔串扰的PCB结构
授权
摘要
一种可降低过孔串扰的PCB结构，包括顶层板、底层板、设在所述顶层板与所述底层板之间的导线、贯穿所述顶层板且与所述导线连接的元件孔、设在所述元件孔内壁的第一铜箔、贯穿所述顶层板与所述底层板且对称设在所述元件孔两侧的接地孔、设在所述接地孔内壁的第二铜箔，所述接地孔之间形成有优化串扰区。本实用新型通过在元件孔两侧设置接地孔，且相对的接地孔之间形成优化串扰区，接地孔与元件孔的相对距离增大，从而减小了过孔信号间的串扰，同时接地孔接地，能更好的将元件孔的干扰引入地下，从而降低元件孔之间的串扰；通过设置掏空区，可以消除这部分回流的残桩影响，从而优化了过孔信号的质量，明显减小了过孔信号间的串扰。
基本信息
专利标题 ：
一种可降低过孔串扰的PCB结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921379187.5
公开（公告）日 ：
暂无
申请日 ：
2019-08-23
授权号 ：
CN211630480U
授权日 ：
2020-10-02
发明人 ：
黄伟
申请人 ：
临安盛浙电子有限公司
申请人地址 ：
浙江省杭州市临安市太阳镇宜钟王家70号
代理机构 ：
北京华仁联合知识产权代理有限公司
代理人 ：
孙艾明
优先权 ：
CN201921379187.5
主分类号 ：
H05K1/02
IPC分类号 ：
H05K1/02 H05K1/11
法律状态
2020-10-02 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
