一种多路共漏MOS管通用测试电路板及通用测试系统
授权
摘要
本实用新型公开一种多路共漏MOS管通用测试电路板及通用测试系统，涉及电子技术领域，以降低双路共漏MOSFET测试成本和样品损坏几率。该多路共漏MOS管具有m个控制端引脚和m个数据端引脚。该电路板包括电路板本体、在可靠性测试时将m个控制端引脚电连接的第一开关组件以及在可靠性测试时将m‑1个数据端引脚电连接的k个第二开关组件；电路板本体包括用于引出MOS管可靠性测试信号的第一组测试接口以及用于引出多路共漏MOS管性能测试信号的第二组测试接口。第一组测试接口和第二组测试接口均与m个控制端引脚和m个数据端引脚连接。该通用测试系统含有上述多路共漏MOS管通用测试电路板。本实用新型提供的多路共漏MOS管通用测试电路板用于多路共漏MOS管测试中。
基本信息
专利标题 ：
一种多路共漏MOS管通用测试电路板及通用测试系统
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921407535.5
公开（公告）日 ：
暂无
申请日 ：
2019-08-27
授权号 ：
CN210245458U
授权日 ：
2020-04-03
发明人 ：
诸舜杰唐正兵董建新
申请人 ：
上海韦尔半导体股份有限公司
申请人地址 ：
上海市浦东新区龙东大道3000号张江集电港4号楼4楼
代理机构 ：
代理人 ：
优先权 ：
CN201921407535.5
主分类号 ：
H01L21/66
IPC分类号 ：
H01L21/66 H01L23/544
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/66
在制造或处理过程中的测试或测量
法律状态
2020-04-03 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
