一种降低高速差分信号之间串扰的电路板
授权
摘要
本实用新型实施例公开了一种降低高速差分信号之间串扰的电路板，包括若干差分对，包括所述差分对之间设置若干埋孔或若干盲孔。本实用新型通过在信号对之间增加盲孔或埋孔，因盲孔或埋孔连接差分信号参考面，降低了差分对之间的信号串扰，且减少差分对之间的间隔，减小PCB尺寸，提高板材利用率，节省成本。且将相邻的盲孔或埋孔用导线连接，进一步降低差分对之间的信号串扰，同时将相邻盲孔或埋孔之间的间距设为波长的十分之一，并将盲孔或埋孔的中间位置设在距离两差分对等间距处，进一步降低串扰。
基本信息
专利标题 ：
一种降低高速差分信号之间串扰的电路板
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921610492.0
公开（公告）日 ：
暂无
申请日 ：
2019-09-25
授权号 ：
CN211630481U
授权日 ：
2020-10-02
发明人 ：
解文军
申请人 ：
苏州浪潮智能科技有限公司
申请人地址 ：
江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢
代理机构 ：
济南诚智商标专利事务所有限公司
代理人 ：
黄晓燕
优先权 ：
CN201921610492.0
主分类号 ：
H05K1/02
IPC分类号 ：
H05K1/02
法律状态
2020-10-02 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
