用于校准数字锁相环的系统和方法
公开
摘要
时钟发生器校准系统可以包括锁相环和校正电路。PLL可以生成输出时钟信号；以及校正电路，可以基于PLL的数字信号调整PLL的频率信号。数字信号可以是基于经调整的频率信号生成的。
基本信息
专利标题 ：
用于校准数字锁相环的系统和方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114556788A
申请号 ：
CN201980101278.9
公开（公告）日 ：
2022-05-27
申请日 ：
2019-12-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
义龙·巴宁亚尼夫·科恩奥菲尔·德刚尼伊加尔·库什尼尔
申请人 ：
英特尔公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京东方亿思知识产权代理有限责任公司
代理人 ：
李丽
优先权 ：
CN201980101278.9
主分类号 ：
H03L7/02
IPC分类号 ：
H03L7/02 H03L7/04 H03L7/06 H03L7/07 H03L7/08 H03L7/081 H03L7/083 H03L7/085
法律状态
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
