本实用新型公开了一种数字延迟锁相环，包括环形振荡模块、分频模块、时钟同步模块、延迟链代码产生模块以及延迟链单元，其中，环形振荡模块用于产生计数时钟；分频模块用于对输入的参考时钟和计数时钟分别进行分频处理，输出分频计数时钟和分频参考时钟；时钟同步模块用于对分频计数时钟和分频参考时钟进行时钟同步处理，输出同步计数时钟和同步参考时钟；延迟链代码产生模块用于产生延迟链控制信号；延迟链单元用于根据延迟链控制信号产生与参考时钟具有预定相位差的输出时钟信号。该数字延迟锁相环可以通过增加控制延迟链代码的位宽而快速提升相位差的分辨率，以满足更高等级的需求。