一种优化时分复用技术的多阶段FPGA布线方法
授权
摘要
本发明涉及一种优化时分复用技术的多阶段FPGA布线方法，包括以下步骤：步骤S1:采集FPGA集合、FPGA连接对集合、线网集合和线网组集合；步骤S2:根据FPGA集合、FPGA连接对集合、线网集合和线网组集合，在未分配TR的情况下获取线网的布线拓扑；步骤S3:根据每个线网组的时延情况的不同，为每个线网的每条边分配对应的TR；步骤S4:循环进行TR缩减和边合法化，迭代优化TR值大于预设值的线网组,直到满足迭代终止的条件时，得到最优布线方案。本发明可以优化多FPGA原型系统的片间信号延迟和可布线性问题。
基本信息
专利标题 ：
一种优化时分复用技术的多阶段FPGA布线方法
专利标题（英）：
暂无
公开（公告）号 ：
CN111310409A
申请号 ：
CN202010126180.3
公开（公告）日 ：
2020-06-19
申请日 ：
2020-02-28
授权号 ：
CN111310409B
授权日 ：
2022-04-08
发明人 ：
郭文忠庄震刘耿耿黄兴陈国龙
申请人 ：
福州大学
申请人地址 ：
福建省福州市闽侯县福州大学城乌龙江北大道2号福州大学
代理机构 ：
福州元创专利商标代理有限公司
代理人 ：
陈明鑫
优先权 ：
CN202010126180.3
主分类号 ：
G06F30/392
IPC分类号 ：
G06F30/392 G06F30/331 G06N20/00
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/392
平面规划或布局，例如,分区或放置
法律状态
2022-04-08 ：
授权
2020-07-14 ：
实质审查的生效
IPC(主分类) : G06F 30/392
申请日 : 20200228
申请日 : 20200228
2020-06-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
