高速链路信号完整性评估方法、系统、终端及存储介质

授权

摘要

本发明提供一种高速链路信号完整性评估方法、系统、终端及存储介质，包括：设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；计算所述标准损耗值与规范损耗值的损耗差值；根据所述损坏差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。本发明通过标准拓扑得到总插入损耗值与工业规范无源指标对比得到DOE仿真基础值。以主板走线长度为变量，通过更改步长进行DOE仿真寻找风险极值，能够评估出更加准确的风险极值。

基本信息

专利标题：

高速链路信号完整性评估方法、系统、终端及存储介质

专利标题（英）：

暂无

公开（公告）号：

CN111475355A

申请号：

CN202010203412.0

公开（公告）日：

2020-07-31

申请日：

2020-03-20

授权号：

CN111475355B

授权日：

2022-05-31

发明人：

房志军

申请人：

苏州浪潮智能科技有限公司

申请人地址：

江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢

代理机构：

济南舜源专利事务所有限公司

代理人：

刘雪萍

优先权：

CN202010203412.0

主分类号：

G06F11/22

IPC分类号：

G06F11/22 G06F11/26