本申请实施例公开了一种贯穿信号线布局处理方法及装置、芯片和存储介质，包括：基于原始设计数据进行第一布图规划处理，确定与待设计芯片相对应的第一逻辑块布局结构；根据第一逻辑块布局结构确定多个逻辑块分别对应的多组连接逻辑单元；其中，每组连接逻辑单元用于表征每个逻辑块对应连接关系；基于多组连接逻辑单元进行第一信号线规划处理，得到第一逻辑块布局结构对应的第一信号线数目；至少根据第一信号线数目和预设目标布局条件执行信号线布局处理。