FPGA芯片布局的方法、装置及设备
实质审查的生效
摘要
本发明实施例提供一种FPGA芯片布局的方法、装置及设备，该方法包括：获取时延查找表矩阵函数Id(x，y)，时延查找表矩阵函数Id(x，y)表示电路元素间时延关于电路元素间距离的函数关系，电路元素间时延包括源电路元素和终端电路元素的内部时延及其之间的基本时延，电路元素间距离包括x和y，其分别为终端电路元素的输入引脚j相对于源电路元素的输出引脚i在X和Y方向的距离；将时延查找表矩阵函数Id(x，y)转化为连续的矩阵函数；通过连续的矩阵函数获取连续的时延惩罚函数T(x，y)；基于时延惩罚函数T(x，y)计算电路元素之间的最短时延。本发明实施例的技术方案能够快速且准确地估计出电路中所有路径的时延，并且可以从时延出发，进一步提高布局的质量。
基本信息
专利标题 ：
FPGA芯片布局的方法、装置及设备
专利标题（英）：
暂无
公开（公告）号 ：
CN114417764A
申请号 ：
CN202011177185.5
公开（公告）日 ：
2022-04-29
申请日 ：
2020-10-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王似飞林智锋杨琼华陈建利徐烈伟吴昌
申请人 ：
上海复旦微电子集团股份有限公司
申请人地址 ：
上海市杨浦区国泰路127号复旦国家大学科技园4号楼
代理机构 ：
北京集佳知识产权代理有限公司
代理人 ：
陆磊
优先权 ：
CN202011177185.5
主分类号 ：
G06F30/347
IPC分类号 ：
G06F30/347 G06F30/392 G06F30/394
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/347
物理层面，例如 放置或路由
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : G06F 30/347
申请日 : 20201028
申请日 : 20201028
2022-04-29 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
