基于多电场模型的时钟驱动FPGA芯片全局布局方法
授权
摘要
本发明公布了一种基于多电场模型的时钟驱动FPGA芯片全局布局方法，分别对多种不同器件类型的密度分布建立电场模型；输入逻辑综合后得到的电路网表和FPGA芯片的布局限制，使得在全局布局阶段生成有利于合法化阶段满足时钟路由限制的布局结果；将带约束非凸优化模型转化为无约束非凸优化模型；采用嵌套优化框架方法统一对约束求解，即实现基于多电场模型的时钟驱动FPGA芯片全局布局。本发明方法还采用适合GPU进行并行运算的算法结构，能够充分利用GPU进行加速计算，从而在全局布局阶段高效地获得较好的满足时钟路由限制的布局结果，提升FPGA芯片全局布局的质量和效果。
基本信息
专利标题 ：
基于多电场模型的时钟驱动FPGA芯片全局布局方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114330190A
申请号 ：
CN202210205894.2
公开（公告）日 ：
2022-04-12
申请日 ：
2022-03-04
授权号 ：
CN114330190B
授权日 ：
2022-05-20
发明人 ：
林亦波麦景
申请人 ：
北京大学
申请人地址 ：
北京市海淀区颐和园路5号
代理机构 ：
北京万象新悦知识产权代理有限公司
代理人 ：
黄凤茹
优先权 ：
CN202210205894.2
主分类号 ：
G06F30/347
IPC分类号 ：
G06F30/347 G06F30/343
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/347
物理层面，例如 放置或路由
法律状态
2022-05-20 ：
授权
2022-04-29 ：
实质审查的生效
IPC(主分类) : G06F 30/347
申请日 : 20220304
申请日 : 20220304
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
