延迟锁定环路
授权
摘要
本公开的实施例涉及延迟锁定环路。延迟锁定环路包括控制环路，其接收参考和反馈时钟信号，并根据该参考和反馈时钟信号来生成偏置电压。延迟链接收参考时钟信号，并生成参考时钟信号的N个连续延迟版本，其各自在延迟链的连续抽头处。第N延迟版本是反馈时钟信号。控制环路具有相位检测器，当反馈时钟信号的相位滞后于参考时钟信号的相位时，相位检测器断言上信号，而当反馈时钟信号的相位超前于参考时钟信号的相位时，相位检测器断言下信号。数字滤波块将参考时钟信号周期期间的上信号的断言的数目与下信号的断言的数目相比较，并据此断言上或下命令信号。偏置电压生成电路接收上和下命令信号，并据此生成偏置电压。
基本信息
专利标题 ：
延迟锁定环路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202021200044.6
公开（公告）日 ：
暂无
申请日 ：
2020-06-24
授权号 ：
CN214205499U
授权日 ：
2021-09-14
发明人 ：
M·扎姆普罗戈诺A·塔杰法
申请人 ：
意法半导体股份有限公司
申请人地址 ：
意大利阿格拉布里安扎
代理机构 ：
北京市金杜律师事务所
代理人 ：
董莘
优先权 ：
CN202021200044.6
主分类号 ：
H03L7/093
IPC分类号 ：
H03L7/093 H03L7/091
法律状态
2021-09-14 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
