一种低相噪多路时钟发生电路
授权
摘要
本实用新型公开了一种低相噪多路时钟发生电路，包括：控制信号模块，输入端与控制电路连接；时钟通路选择模块，第一输入端与多路时钟模块输出端连接，第二输入端与控制信号模块第一输出端连接，第一输出端与多路时钟模块输入端连接；时钟发生模块，第一输入端与控制信号模块第二输出端连接，第二输入端与时钟通路选择模块的第二输出端连接，输出端与时钟通路选择模块的第三输入端连接。此实用新型解决了传统低相躁时钟模块的测试环境无法提供直流参数测试通路，无法测试时钟信号管脚的DC电特性的问题，通过提供多路低相噪的时钟，并给ATE测试环境提供了具备测试管脚DC电特性的功能，极大提升了高精度时钟的供给能力，增加了待测器件的测试覆盖率。
基本信息
专利标题 ：
一种低相噪多路时钟发生电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202021365711.6
公开（公告）日 ：
暂无
申请日 ：
2020-07-13
授权号 ：
CN212875758U
授权日 ：
2021-04-02
发明人 ：
孙伟周军
申请人 ：
上海复旦微电子集团股份有限公司
申请人地址 ：
上海市杨浦区邯郸路220号
代理机构 ：
上海元好知识产权代理有限公司
代理人 ：
张妍
优先权 ：
CN202021365711.6
主分类号 ：
H03K3/02
IPC分类号 ：
H03K3/02 H03K5/15
法律状态
2021-04-02 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
