一种输出兼容HCSL时钟和LVDS时钟的装置
授权
摘要
本申请公开了一种输出兼容HCSL时钟和LVDS时钟的装置，该装置包括：源端电路、终端输出电路、源端开关模块、终端开关模块以及开关控制模块。源端电路的输出端连接终端输出电路，源端开关模块嵌入在源端电路中，终端开关模块嵌入在终端输出电路中，开关控制模块分别与源端开关模块和终端开关模块通信连接。通过本申请，在主机端输入HCSL时钟信号的情况下，通过控制电路对信号电路的切换，能够兼容终端设备HCSL或LVDS任意一种电平接口，从而实现两种时钟信号的兼容，解决主机端和终端设备电平匹配困难的问题。
基本信息
专利标题 ：
一种输出兼容HCSL时钟和LVDS时钟的装置
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202022455862.7
公开（公告）日 ：
暂无
申请日 ：
2020-10-29
授权号 ：
CN213276413U
授权日 ：
2021-05-25
发明人 ：
上官宇剑
申请人 ：
苏州浪潮智能科技有限公司
申请人地址 ：
江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢
代理机构 ：
济南诚智商标专利事务所有限公司
代理人 ：
王申雨
优先权 ：
CN202022455862.7
主分类号 ：
G06F1/06
IPC分类号 ：
G06F1/06
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F1/00
不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件
G06F1/04
产生时钟信号的或分配时钟信号的，或者直接从这个设备中得出信号的
G06F1/06
产生若干时钟信号的时钟发生器
法律状态
2021-05-25 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
