本实用新型涉及电路设计技术领域，具体涉及一种时钟动态切换电路，其包括第一与门、第二与门、第一时钟使能信号线、第二时钟使能信号线、第一反馈信号线、第二反馈信号线、第一时钟信号线、第二时钟信号线、电平同步电路、时钟门控电路和或门电路。电平同步电路分别用于对所述第一时钟使能信号线和第一时钟信号进行同步，第二时钟使能信号线和第二时钟信号进行同步，时钟门控电路用于控制时钟信号的通断，本申请中电路中通过引入时钟门控电路，使得电路中的器件的触发全部使用时钟的正沿，并且也不再有半周期路径的存在，提升了电路的最高运行频率，通过反馈机制避免了时钟glitch的出现，使得电路输出的信号无毛刺。