使用存储在查找表LUT中的生成器矩阵的部分并行循环冗余校...
公开
摘要
描述了循环冗余校验CRC计算电路(300)。CRC计算电路包括：输入端，其用于接收具有输入位序列的输入流(303)，该输入位序列一次包括输入流(303)的两个或更多个位，所述两个或更多个位与存储在查找表LUT(302)中的CRC生成器矩阵的行对齐；以及两个或更多个并行处理器(301)，其被配置为执行输入位序列的CRC计算。查找表LUT(302)可操作地联接到两个或更多个并行处理器(301)并包括多个地址，其中多个地址中的至少一个被配置为存储CRC生成器矩阵的两个或更多个行(402)。两个或更多个并行处理器(301)中的至少一个被配置为：首先通过使用对齐的输入流(303)的两个或更多个位掩蔽存储在LUT(302)中的CRC生成器矩阵的两个或更多个行(402)来将LUT数据与输入流(303)组合，从而生成两个或更多个中间奇偶校验位序列(406)；并且其次将两个或更多个中间奇偶校验位序列(406)组合成单个奇偶校验位序列(102)。
基本信息
专利标题 ：
使用存储在查找表LUT中的生成器矩阵的部分并行循环冗余校验CRC计算
专利标题（英）：
暂无
公开（公告）号 ：
CN114342265A
申请号 ：
CN202080061009.7
公开（公告）日 ：
2022-04-12
申请日 ：
2020-06-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
R·蒙德M·布雷扎
申请人 ：
交流通讯有限公司
申请人地址 ：
英国汉普郡
代理机构 ：
北京市中伦律师事务所
代理人 ：
杨黎峰
优先权 ：
CN202080061009.7
主分类号 ：
H03M13/09
IPC分类号 ：
H03M13/09 H03M13/11
法律状态
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
