一种带有死区时间控制的全GaN集成栅驱动电路
授权
摘要
本发明公开了一种带有死区时间控制的全GaN集成栅驱动电路，通过增强型GaN晶体管实现全GaN集成的基本数字逻辑门电路，即低功耗非门子电路和与非门子电路，进一步利用这些基本数字逻辑门电路并引入反馈结构实现了带有死区时间控制的全GaN集成栅驱动电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时，在非门和与非门的设计上通过采用主、次侧结合的方式，有效降低了电路的静态漏电，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。
基本信息
专利标题 ：
一种带有死区时间控制的全GaN集成栅驱动电路
专利标题（英）：
暂无
公开（公告）号 ：
CN113162373A
申请号 ：
CN202110055014.3
公开（公告）日 ：
2021-07-23
申请日 ：
2021-01-15
授权号 ：
CN113162373B
授权日 ：
2022-05-24
发明人 ：
周琦韩晓琦党其亮罗志华邓超
申请人 ：
电子科技大学
申请人地址 ：
四川省成都市高新西区西源大道2006号
代理机构 ：
成都点睛专利代理事务所(普通合伙)
代理人 ：
孙一峰
优先权 ：
CN202110055014.3
主分类号 ：
H02M1/08
IPC分类号 ：
H02M1/08 H02M1/088 H02M1/38
法律状态
2022-05-24 ：
授权
2021-08-10 ：
实质审查的生效
IPC(主分类) : H02M 1/08
申请日 : 20210115
申请日 : 20210115
2021-07-23 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
