占空比校正方法及其电路
公开
摘要
发明构思涉及占空比校正方法及其电路。所述占空比校正方法包括下面的操作：通过由输入信号驱动的延迟线生成多个中间的延迟的输入信号，每个中间的延迟的输入信号被延迟至少一个单位延迟；通过第一控制信号从所述多个延迟的输入信号之中进行选择，其中，选择基于输入信号中的单位延迟的数量；通过提供的第二控制信号，基于增大占空比信号和减小占空比信号中的至少一个的选择来生成校正后的占空比。发明构思以较高的概率或保证的单调性针对输入信号的占空比的校正或调整提供了低功耗和低面积。
基本信息
专利标题 ：
占空比校正方法及其电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114499471A
申请号 ：
CN202111068028.5
公开（公告）日 ：
2022-05-13
申请日 ：
2021-09-13
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
瓦苏·布瓦拉阿斯瓦尼·阿迪塔雅·库玛·塔蒂娜达凯山·瑞迪·宫阿帕缇
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道水原市
代理机构 ：
北京铭硕知识产权代理有限公司
代理人 ：
方成
优先权 ：
CN202111068028.5
主分类号 ：
H03K5/156
IPC分类号 ：
H03K5/156 H03K5/14
法律状态
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
