占空比检测电路

专利权的终止

摘要

占空比检测电路(100)包含：集成电路(110)，用于接收作为由DLL电路生成的内部时钟信号的RCLK信号和FCLK信号，并且根据这些内部时钟信号的占空比生成电压电平(DB信号和VREF信号)；放大器(120)，用于放大集成电路(110)的输出；锁定电路(130)，用于锁定放大器(120)的输出；控制电路(140)，用于控制每个部件的工作定时；偏置电路(150)，用于将BIAS信号馈送到集成电路(110)以及频率监控电路单元(160)，用于监控时钟信号的频率。频率监控电路单元(160)是当接通电源时、在复位期间以及当执行其他初始设置时使用的电路部件，并且检测时钟信号的实际频率，并根据这种实际频率调节集成电路(110)中的电容器C1到C4的充电或放电量。

基本信息

专利标题：

占空比检测电路

专利标题（英）：

暂无

公开（公告）号：

CN1815887A

申请号：

CN200610006857.X

公开（公告）日：

2006-08-09

申请日：

2006-02-05

授权号：

暂无

授权日：

暂无

发明人：

门马敦子大石贯时

申请人：

尔必达存储器株式会社

申请人地址：

日本东京

代理机构：

中原信达知识产权代理有限责任公司

代理人：

杨林森

优先权：

CN200610006857.X

主分类号：

H03K5/00

IPC分类号：

H03K5/00 H03L7/00