一种时钟信号占空比修调电路
实质审查的生效
摘要
本发明涉及集成电路领域，公开了一种时钟信号占空比修调电路，输入时钟信号经由低通滤波器钝化后连接到比较器的正输入端，比较器、占空比调控模块和运算放大器构成负反馈回路，当输出时钟信号的占空比不为预设占空比时，占空比调控模块通过改变运算放大器的同相输入端的电压调节运算放大器的输出电压，当运算放大器的输出电压改变时，比较器输出的输出时钟信号的占空比也会发生变化，而输出时钟信号的占空比又会通过占空比调控模块影响运算放大器的同相输入端的电压，直至输出时钟信号的占空比稳定在预设占空比。可见，本发明中输出时钟信号的占空比的调节范围不受初始时钟信号的占空比的限制。
基本信息
专利标题 ：
一种时钟信号占空比修调电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114337607A
申请号 ：
CN202210135216.3
公开（公告）日 ：
2022-04-12
申请日 ：
2022-02-15
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
何力杨奕
申请人 ：
山东兆通微电子有限公司
申请人地址 ：
山东省济南市历城区洪家楼街道二环东路2277号金桥国际2-1105A5号
代理机构 ：
北京集佳知识产权代理有限公司
代理人 ：
钱湾湾
优先权 ：
CN202210135216.3
主分类号 ：
H03K3/017
IPC分类号 ：
H03K3/017
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : H03K 3/017
申请日 : 20220215
申请日 : 20220215
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
