用于支持误码率目标的可变纠错码字封包
公开
摘要
本公开涉及用于支持误码率目标的可变纠错码字封包。系统、设备和方法可以提供一种技术，该技术将第一多个纠错码字编程到非易失性存储器的块中的第一组页面，其中第一多个纠错码字以第一密度被编程。该技术还可以将第二多个纠错码字编程到块中的第二组页面，其中第二多个纠错码字以第二密度被编程。在一个示例中，第一密度和第二密度彼此不同。
基本信息
专利标题 ：
用于支持误码率目标的可变纠错码字封包
专利标题（英）：
暂无
公开（公告）号 ：
CN114582414A
申请号 ：
CN202111291382.4
公开（公告）日 ：
2022-06-03
申请日 ：
2021-11-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
拉维·莫瓦尼普拉纳夫·卡拉瓦德罗希特·雪诺里法特·费迪斯
申请人 ：
英特尔公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京东方亿思知识产权代理有限责任公司
代理人 ：
陈蒙
优先权 ：
CN202111291382.4
主分类号 ：
G11C29/42
IPC分类号 ：
G11C29/42 G06F11/10
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
G11C29/04
损坏存储元件的检测或定位
G11C29/08
功能测试，例如，在刷新、通电自检或分布型测试期间的测试
G11C29/12
用于测试的内置装置，例如，内置的自检装置
G11C29/38
响应验证装置
G11C29/42
用纠错码或奇偶校验检查
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
