本发明属于智能处理器技术领域，具体提供一种支持内部数据乒乓的高密度存内计算乘加单元电路，用以解决现有技术存在的运算速度慢、运算效率低的问题。本发明在现有存内计算乘加单元中，将SRAM阵列成倍加大并分块划分形成逻辑上交叠的多个SRAM子阵列，用以作为实现数据乒乓操作的电路支持，通过内部数据乒乓操作减少甚至消除了切换的等待时间，大大提高计算效率；并且，成倍加大的SRAM阵列能够填补于实际集成电路中硅片上的空白区域，并不会增大电路面积，反而提高电路的硅片面积利用率。因此，本发明具有提升CIM架构芯片面效比及能效比的优点，乒乓结构提供了更加灵活的数据配置方案，且不限于使用全数字累加树、模拟域运算读出等方式。