本发明实施例提供一种模块级中断的验证平台和方法，属于芯片技术领域。该模块级中断的验证平台基于UVM搭建，且所述模块级中断的验证平台包括虚拟序列发生器、验证模型、及中断接口；其中，所述虚拟序列发生器用于产生模块级的被测设计DUT执行事务对应的激励，并监测所述中断接口的电平变化；所述验证模型用于接收来自所述虚拟序列发生器产生的激励，构造事务对应的序列，并驱动所述DUT执行对应的事务；所述中断接口用于在所述DUT发生中断时，作为上报对应的中断事务至所述虚拟序列发生器的通道。通过中断接口实现了在不与验证模型内驱动器或监视器交互的情况下，将验证序列或验证组件与中断事件进行同步，从而在验证序列中更方便地进行中断功能验证。