本发明公开了一种基于FPGA的时序同步方法、装置及PG设备，通过触发步骤：根据图像数据流的帧头信号的第一个有效帧头得到时序同步信号和同步控制信号；数据写入步骤：写入图像数据流的有效数据信号；视频输出步骤：将时序同步信号中的有效数据选通DE信号作为读信号读取有效数据信号，并输出时序同步信号，读取的有效数据信号和输出的时序同步信号均相对同步控制信号延迟预设数量的时钟周期，以输出有效数据信号和时序同步信号同步的视频信号，实现了有效数据信号和时序同步信号的有效同步，并且在失步的情况下，可以在下一帧的帧头的第一个有效帧头到来时重新同步，有效避免了因失步导致待测显示模组中显示的图像失真，进而影响检测的问题。