一种基于FPGA的低延时信噪比计算方法，本发明在信噪比计算过程中引入中间变量，通过主谱功率与基底不断比较并逐渐减小主谱功率与基底的方式，对信噪比进行累加得到最终值；先通过主谱功率与基底比较，再用倍数乘上谱线根数n‑p得到信噪比，将基底除以谱线根数n‑p的除法运算转化为了乘法运算；避免了需要两次调用除法IP核进行除法运算，使运算更为简化；充分利用了FPGA并行执行的优点，通过将主谱功率与噪声基底累加和进行不断比较，能够快速计算出信噪比的结果，实时性好，有利于提高探测装置的探测性能；缩短了系统中信噪比计算的运行时间，对减小系统的固有延时有很大的帮助，具有较高的实用价值。